
nst_i__0
V=B"10", S=1'b1 I0[1:0]
S=default I1[1:0]
O[1:0]
S
RTL_MUX
din
nst_i__1
V=B"001", S=1'b1 I0[2:0]
V=B"100", S=default I1[2:0]
O[2:0]
S
RTL_MUX
reset
nst_i
V=B"10", S=1'b1 I0[1:0]
S=default I1[1:0]
O[1:0]
S
RTL_MUX
clk
nst_i__2
S=3'b000 I0
S=3'b100 I4
S=3'b001 I1[1:0]
S=3'b010 I2[1:0]
S=3'b011 I3[2:0]
S=default I5[2:0]
O[2:0]
S[2:0]
RTL_MUX
cst_reg[2:0]
RST
C
D
Q
RTL_REG_SYNC
y_i__0
A[2:0]
O
RTL_ROM
y_i
S=3'b000 I0
S=3'b001 I1
S=3'b010 I2
S=3'b011 I3
S=3'b100 I4
O
S[2:0]
RTL_MUX
y_reg
D
G
Q
RTL_LATCH
y